发明名称 |
嵌入式锗硅外延位错缺陷的改善方法 |
摘要 |
本发明提供一种嵌入式锗硅外延位错缺陷的改善方法,包括在所述锗硅外延的反应过程中,在锗硅薄膜生长的一定厚度范围内,先适当降低锗浓度,再逐步提高所述锗浓度,形成一线性浓度梯度,直至超过平均锗浓度,最后保持所述锗浓度恒定而完成生长。与传统技术相比,本发明减少了在嵌入式锗硅外延的生长过程中由于锗浓度的直接变化导致晶格失配而诱发的锗硅薄膜的位错缺陷,提高了锗硅的应力,改善了PMOS晶体管的电性。 |
申请公布号 |
CN105679645A |
申请公布日期 |
2016.06.15 |
申请号 |
CN201410654436.2 |
申请日期 |
2014.11.17 |
申请人 |
上海华力微电子有限公司 |
发明人 |
谭俊;周海锋;康俊龙 |
分类号 |
H01L21/02(2006.01)I;H01L21/20(2006.01)I |
主分类号 |
H01L21/02(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
徐洁晶 |
主权项 |
一种嵌入式锗硅外延位错缺陷的改善方法,包括在所述锗硅外延的反应过程中,在锗硅薄膜生长的一定厚度范围内,先适当降低锗浓度,再逐步提高所述锗浓度,形成一线性浓度梯度,直至超过平均锗浓度,最后保持所述锗浓度恒定而完成生长。 |
地址 |
201203 上海市浦东新区张江高科技园区高斯路497号 |