| 摘要 |
본 발명의 박막 트랜지스터 기판의 제조방법은 다결정 실리콘(polycrystalline silicon)을 박막 트랜지스터의 액티브층으로 사용한 하부 게이트(bottom gate) 구조의 박막 트랜지스터에 있어서, 에치 스타퍼(etch stopper) 구조를 채택하는 동시에 하부 게이트 구조를 사용하여 백 채널을 노출되지 않게 함으로써 소자의 신뢰성을 확보하는 것을 특징으로 한다. 또한, 상기 에치 스타퍼와 액티브층 및 패드부 콘택홀을 한번의 마스크공정으로 형성함으로써 마스크 수를 감소시켜 제조공정을 단순화하는 것을 특징으로 한다. |
