ナノワイヤトランジスタのリーク低減構造

摘要

本説明のナノワイヤデバイスは、少なくとも１つのナノワイヤトランジスタと、複数のナノワイヤトランジスタが形成されたマイクロ電子基板との間に形成された高ドープ下地層を有してよく、高ドープ下地層は、ナノワイヤトランジスタのゲート構造の底部で生じうるリークおよび高ゲートキャパシタンスを減少または実質的に除去しうる。高ドープ下地層の形成は複数のナノワイヤトランジスタの複数のソース構造と複数のドレイン構造との間の界面でのゲート誘起ドレインリークに結び付きうるので、アンドープまたは低ドープ材料の薄膜層が高ドープ下地層と複数のナノワイヤトランジスタとの間に形成されうる。