| 发明名称 | 带反馈路径的FPGA逻辑单元 | ||
| 摘要 | 本发明提供了一种带反馈路径的逻辑单元。该逻辑单元增加了上级级联结构到下级级联结构的反馈路径，通过少许面积增加，能够在不使用输入多路选择器的前提下，在逻辑单元内部实现“查找表-寄存器-查找表”以及“寄存器-查找表-寄存器”结构，降低了关键路径延时，增加了EDA工具映射、装箱的灵活度。 | ||
| 申请公布号 | CN105629803A | 申请公布日期 | 2016.06.01 |
| 申请号 | CN201410582452.5 | 申请日期 | 2014.10.27 |
| 申请人 | 中国科学院电子学研究所 | 发明人 | 杨海钢;李天一;林郁;贾瑞;杜方清;李威;王飞;刘飞 |
| 分类号 | G05B19/042(2006.01)I | 主分类号 | G05B19/042(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 曹玲柱 |
| 主权项 | 一种带反馈路径的FPGA逻辑单元，其特征在于，包括：n级的级联结构，每一级的级联结构均包括：k输入单输出查找表和寄存器；其中，所述n级的级联结构中，上一级的级联结构至下一级的级联结构之间具有反馈路径，n≥2。 | ||
| 地址 | 100190 北京市海淀区北四环西路19号 | ||