| 发明名称 | 包括堆叠的芯片的电子器件 | ||
| 摘要 | 本公开的实施方式涉及一种用于制造电子器件的方法以及电子器件，其中第一和第二集成电路芯片(2，5)被面对地并且彼此相距一定距离堆叠，多个电连接柱(11)和至少一个保护性阻挡件(7，28，29，35)介于所述芯片之间，从而在所述芯片的相互相对的局部区域(9，10)之间界定自由空间(8)，并且包封块(12)在具有较小的安装面的芯片(2)周围以及在另一芯片(5)的安装面的外围之上延伸；并且其中所述电连接柱以及所述保护性阻挡件出于同步制造的目的而由至少一种相同的金属材料制成。 | ||
| 申请公布号 | CN105633062A | 申请公布日期 | 2016.06.01 |
| 申请号 | CN201510591151.3 | 申请日期 | 2015.09.16 |
| 申请人 | 意法半导体（格勒诺布尔2）公司 | 发明人 | R·科菲;J·普吕沃 |
| 分类号 | H01L25/00(2006.01)I;H01L25/065(2006.01)I;H01L23/31(2006.01)I;H01L23/52(2006.01)I | 主分类号 | H01L25/00(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华;吕世磊 |
| 主权项 | 一种用于制造至少一个电子器件的方法，所述至少一个垫子器件包括彼此堆叠的第一集成电路芯片和第二集成电路芯片(2，5)，所述方法包括：通过至少一种金属的生长或电沉积在第一芯片(2)的安装面(3)的安装区上同时产生围绕所述安装面的区域(9)的多个金属电连接柱(11)以及至少一个保护性金属阻挡件(7，28，29，35)；将第二芯片(5)在如下位置处放置在所述第一芯片上方，该位置使得所述第二芯片的安装面(6)面对所述第一芯片的所述安装面，并且所述电连接柱和所述保护性阻挡件的端部与所述第二芯片的安装区发生接触；通过焊接将所述电连接柱(11)和所述保护性阻挡件(7)的端部固定至所述第二芯片的所述安装区，使得所述保护性阻挡件界定在所述芯片之间的密封的自由空间；以及在具有较小的安装面的所述芯片周围以及在另一芯片的所述安装面的外围上添加涂层材料，并且使所述涂层材料固化以便产生包封块(12)。 | ||
| 地址 | 法国格勒诺布尔 | ||