发明名称 一种高密度QFN封装器件的制造方法
摘要 本发明公开了一种高密度QFN封装器件的制造方法。制造形成的高密度QFN封装器件的芯片载荷和引脚无需基于事先制作成型的引线框架结构,而是在封装工艺过程中,有机结合蚀刻、电镀、化学镀方法形成具有台阶结构的芯片载体和引脚,采用注塑或者丝网印刷方法在外芯片载体与外引脚之间、以及外引脚与外引脚之间的凹槽中配置绝缘填充材料,采用塑封材料进行包封,塑封完成后,采用蚀刻或者机械磨削方法形成独立的芯片载体和引脚。制造形成的具有多圈引脚排列的QFN具有高的I/O密度和良好的可靠性。
申请公布号 CN103021876B 申请公布日期 2016.06.01
申请号 CN201210549526.6 申请日期 2012.12.17
申请人 北京工业大学 发明人 秦飞;夏国峰;安彤;刘程艳;武伟;朱文辉
分类号 H01L21/48(2006.01)I;H01L21/56(2006.01)I 主分类号 H01L21/48(2006.01)I
代理机构 北京思海天达知识产权代理有限公司 11203 代理人 刘萍
主权项 一种高密度QFN封装器件的制造方法,包括以下步骤:(a)采用曝光显影方法,在金属基材上表面形成具有窗口的掩膜材料层;(b)以具有窗口的掩膜材料层作为抗蚀层,对金属基材上表面进行蚀刻,形成外芯片载体、外引脚和凹槽;(c)移除配置于金属基材上表面的掩膜材料层;(d)采用注塑或者丝网印刷方法在外芯片载体与外引脚之间、外引脚与外引脚之间的凹槽中配置绝缘填充材料;(e)采用曝光显影方法,在绝缘填充材料的表面位置制作具有窗口的掩膜材料层;(f)依次采用化学镀和电镀方法在掩膜材料层的窗口中制作内芯片载体和内引脚,形成具有台阶结构的芯片载体和引脚,其中芯片载体包括内芯片载体和外芯片载体,引脚包括内引脚和外引脚;(g)采用电镀或化学镀方法在内芯片载体和内引脚的表面配置第一金属材料层;(h)移除配置于绝缘填充材料表面的掩膜材料层;(i)通过粘贴材料将IC芯片配置于内芯片载体或内引脚配置的第一金属材料层上;(j)IC芯片上的多个键合焊盘通过金属导线分别连接至内芯片载体和内引脚配置的第一金属材料层;(k)采用注塑方法用塑封材料包覆密封IC芯片、粘贴材料、金属导线、内芯片载体、内引脚和第一金属材料层,塑封后进行烘烤后固化;采用绝缘填充材料和塑封材料进行二次包覆密封,塑封材料和绝缘填充材料与具有台阶结构的芯片载体和引脚具有相互锁定功能;(l)采用机械磨削方法或者蚀刻方法对金属基材从下表面进行减薄,直至暴露出绝缘填充材料,形成具有台阶结构的芯片载体和引脚;(m)采用化学镀方法在外芯片载体和外引脚的表面制作第二金属材料层;(n)分离形成独立的单个封装件。
地址 100124 北京市朝阳区平乐园100号