发明名称 非挥发性内存总成及其制作方法
摘要 一种非挥发性内存总成,包括基底、第一介电层、抹除闸极、浮动闸极、第二介电层、耦合介电层以及耦合控制闸极。基底具有源极区以及汲极区,第一介电层形成于基底上。抹除闸极、浮动闸极及选择闸极形成于第一介电层上。第二介电层及耦合介电层分别形成于抹除闸极、浮动闸极及选择闸极之间以及上方,且耦合控制闸极形成于耦合介电层上。第一介电层具有一在深度方向上以定义源极区的第一图案开口,第一介电层于第一图案开口具有第一厚度。第一介电层在深度方向上于浮动闸极的投影下方具有第二厚度,并且于选择闸极的投影下方具有第三厚度。第一厚度大于第二厚度及第二厚度大于第三厚度。本发明还提出一种非挥发内存总成的制作方法。
申请公布号 CN105633090A 申请公布日期 2016.06.01
申请号 CN201610007149.1 申请日期 2016.01.07
申请人 北京芯盈速腾电子科技有限责任公司 发明人 范德慈;陈志民;吕荣章
分类号 H01L27/115(2006.01)I;H01L29/423(2006.01)I;H01L21/28(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 广州三环专利代理有限公司 44202 代理人 郑裕涵
主权项 一种非挥发性内存总成的制作方法,其特征在于,包括下列步骤:(1) 提供一基底;(2) 在所述基底上形成一第一基底介电层;(3) 在所述第一基底介电层上形成一牺牲层;(4) 在所述第一基底介电层及所述牺牲层上定义一第一图案开口以及一第二图案开口;(5) 根据所述第一图案开口进行离子布植;(6) 选择性改变所述第一基底介电层厚度,所述牺牲层在水平方向上间隔形成一镶嵌沟槽;(7) 在所述第一基底介电层上方形成一第一多晶硅层,填入所述镶嵌沟槽;(8) 在所述第一多晶硅层上形成一覆盖介电层;(9) 在所述基底上形成一第二基底介电层,及所述第一多晶硅层及所述覆盖介电层的两侧形成一侧墙介电层;(10) 形成一第二多晶硅层,填入所述第一多晶硅层及所述侧墙介电层在水平方向上所形成的间隔;(11) 在所述第二多晶硅层、所述侧墙介电层及所述覆盖介电层形成一耦合介电层;(12) 在所述耦合介电层上选择性形成一第三多晶硅层;以及(13) 定义一第三图案开口进行离子布植。
地址 100176 北京市大兴区北京经济技术开发区荣华中路15号1号楼1209B(朝林大厦)