移位寄存器及显示装置

摘要

根据本发明的一个实施方式的移位寄存器由多个单位电路从属连接而成，所述单位电路包括：电流回路连接在被提供第一时钟信号的时钟端子和输出端子之间的第一输出晶体管；电流回路连接在所述输出端子和规定电位节点之间的第二输出晶体管；设定部，该设定部在控制信号为有效的情况下，将所述输出端子的信号电平设定为规定的信号电平；第一输出控制部，该第一输出控制部在所述控制信号为有效的情况下，响应所述控制信号并使所述第一输出晶体管截止，在所述控制信号为非有效的情况下，响应第二时钟信号并将输入信号提供至所述第一输出晶体管的控制电极；以及第二输出控制部，该第二输出控制部在所述控制信号为有效的情况下，使所述第二输出晶体管截止。

主权项

一种移位寄存器，由多个单位电路从属连接而成，其特征在于，所述单位电路包括：电流回路连接在被提供第一时钟信号的时钟端子和输出端子之间的第一输出晶体管；电流回路连接在所述输出端子和规定电位节点之间的第二输出晶体管；设定部，该设定部在用于将所述多个单位电路的输出信号的信号电平设定为规定的信号电平的控制信号为有效的情况下，将所述输出端子的信号电平设定为所述规定的信号电平；第一输出控制部，该第一输出控制部在所述控制信号为有效的情况下，响应所述控制信号并使所述第一输出晶体管截止，在所述控制信号为非有效的情况下，响应接在所述第一时钟信号之后的第二时钟信号或与所述第一时钟信号同步的信号，并将输入信号提供至所述第一输出晶体管的控制电极以使所述第一输出晶体管导通；以及第二输出控制部，该第二输出控制部在所述控制信号为有效的情况下，使所述第二输出晶体管截止，在所述控制信号为非有效的情况下，响应接在所述第一时钟信号之后的第二时钟信号或与所述第一时钟信号同步的信号，使所述第一输出晶体管截止，并且使所述第二输出晶体管导通。