| 主权项 |
一种实现逻辑波形数据存储的方法，其特征在于，包括如下步骤：计数流程、触发控制流程、FIFO写入控制流程，其中，计数流程包括如下步骤：(1)判断清零信号是否有效，有效，继续判断；无效，进行下一步；(2)判断预置数使能是否有效，有效，返回步骤(1)；无效，进行下一步；(3)判断计数使能信号是否有效，无效返回步骤(1)；有效，进行下一步；(4)计数值加1；(5)存储深度判断，设定计数器模；(6)判断计数器是否计满，否，返回步骤(1)；是，进行下一步；(7)计数值清零，计数器溢出，并返回步骤(1)；其中，触发控制流程包括如下步骤：(1)写入预触发计数器、延时计数器的初值，触发使能关闭；(2)预触发计数器、地址产生计数器计数，存储控制使能；(3)判断PCNF是否等于1，否，继续；是，进行下一步；(4)开启触发使能，等待触发标志TF；(5)判断TF是否等于1，否，继续；是，进行下一步；(6)延时计数器计数；(7)判断DCNF是否等于1，否，继续；是，进行下一步；(8)停止数据存储，结束；其中，FIFO写入控制流程包括如下步骤：(1)初始化；(2)判断写使能是否等于1，否，继续；是，进行下一步；(3)判断预触发标志是否等于1，是，进行下一步；否，判断FIFO是否满，FIFO未满，写FIFO；FIFO已满，结束；(4)判断触发标志是否等于1，否，同步读FIFO；是，读使能无效。 |
