一种基于可重构计算阵列的协处理器

摘要

本发明涉及基于可重构计算阵列的协处理器，包括：主控制器，接收外部通用处理器发出的控制信息，再解析所述控制信息，并发出相应的配置指令，所述配置指令包括传输参数与算法参数；重构控制器，根据所述配置指令中的算法参数，发出配置信息，所述配置信息包括用于选择和组织运算核心单元中的逻辑算法的执行信号与内部网络选通信号；运算核心单元，接收所述配置信息，根据配置信息完成复乘、复加、实乘等基本运算；DMA单元，接收所述配置指令的传输参数，进行外部DDR与内部存储模块、主控制器间的数据搬运。有益效果为：该协处理器计算性能好、面积消耗小。

主权项

一种基于可重构计算阵列的协处理器，其特征在于包括：主控制器，接收外部通用处理器发出的控制信息，再解析所述控制信息，并发出相应的配置指令，所述配置指令包括传输参数与算法参数；重构控制器，根据所述配置指令中的算法参数，发出配置信息，所述配置信息包括用于选择和组织运算核心单元中的逻辑算法的执行信号与内部网络选通信号；运算核心单元，接收所述配置信息，根据配置信息完成复乘、复加、实乘等基本运算；DMA单元，接收所述配置指令的传输参数，进行外部DDR与内部存储模块、主控制器间的数据搬运。