| 摘要 |
본 발명은 박막 트랜지스터 및 그 제조방법에 대한 것으로, 기판, 상기 기판 위에 배치되는 게이트 전극, 상기 기판과 상기 게이트 전극 위에 배치되는 게이트 절연막, 상기 게이트 절연막 위에 배치되는 채널층으로서 반도체, 소스 전극 또는 드레인 전극의 저항손실을 줄이고 전도효율과 전자 이동도를 증대시키기 위해 증착된 보호막, 및 상기 반도체를 중심으로 좌우에 배치되는 소스 전극과 드레인 전극을 포함하고, 상기 게이트 절연막은 SiOC로 이루어지며, 상기 게이트 절연막의 유전상수는 1.3∼2.5인 것을 특징으로 하는 한다. |
