发明名称 | 包括空沟槽结构的半导体器件及其制造方法 | ||
摘要 | 本发明涉及包括空沟槽结构的半导体器件及其制造方法。该方法基于以下步骤:在包括衬底和至少一个绝缘层的本体(30)中形成沟槽(41);以及在本体上方沉积金属层(46),用于封闭沟槽的口。通过选择性地刻蚀本体形成沟槽,其中反应副产物在沟槽的壁上沉积并且形成沿着沟槽的壁的钝化层和在沟槽的口附近的限制元件(45)。 | ||
申请公布号 | CN105609546A | 申请公布日期 | 2016.05.25 |
申请号 | CN201510614326.8 | 申请日期 | 2015.09.23 |
申请人 | 意法半导体股份有限公司 | 发明人 | A·菲乌马拉 |
分类号 | H01L29/423(2006.01)I | 主分类号 | H01L29/423(2006.01)I |
代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 王茂华 |
主权项 | 一种用于制造微电子半导体器件(50)的方法,包括:在本体(30)中形成沟槽(41),所述沟槽具有侧壁和口;以及在所述本体上方沉积金属层(46),所述金属层封闭所述沟槽的所述口,其中形成沟槽包括执行对所述本体的选择性刻蚀,由此在所述沟槽的所述口附近形成限制元件(45)的情况下,形成反应副产物并且使得所述反应副产物在所述沟槽的壁上沉积。 | ||
地址 | 意大利阿格拉布里安扎 |