发明名称 | 一种半导体器件的替代栅集成方法 | ||
摘要 | 本申请公开了一种半导体器件的替代栅集成方法,包括:提供半导体衬底;在半导体衬底上形成阱区域,定义N型器件区域和/或P型器件区域;在N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠,牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层,其中,牺牲栅介质层位于半导体衬底上,牺牲栅电极层位于牺牲栅介质层上;环绕牺牲栅堆叠形成侧墙;在牺牲栅堆叠两侧且嵌入半导体衬底形成源/漏区;在半导体衬底上形成SiO<sub>2</sub>层;在SiO<sub>2</sub>层上旋涂SOG;对SOG进行刻蚀至SiO<sub>2</sub>层露出;对SOG与SiO<sub>2</sub>层进行速率差刻蚀,实现SiO<sub>2</sub>层表面平坦化;随后分别在N型器件区域形成N型替代栅堆叠,和/或在P型器件区域形成P型替代栅堆叠。 | ||
申请公布号 | CN102856180B | 申请公布日期 | 2016.05.25 |
申请号 | CN201110181587.7 | 申请日期 | 2011.06.30 |
申请人 | 中国科学院微电子研究所 | 发明人 | 许高博;徐秋霞 |
分类号 | H01L21/28(2006.01)I | 主分类号 | H01L21/28(2006.01)I |
代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 倪斌 |
主权项 | 一种半导体器件的替代栅集成方法,包括:提供半导体衬底;在所述半导体衬底上形成阱区域,定义N型器件区域和/或P型器件区域;在所述N型器件区域和/或P型器件区域上分别形成牺牲栅堆叠,所述牺牲栅堆叠包括牺牲栅介质层和牺牲栅电极层,其中,所述牺牲栅介质层位于所述半导体衬底上,所述牺牲栅电极层位于所述牺牲栅介质层上;环绕所述牺牲栅堆叠形成侧墙;在所述牺牲栅堆叠两侧且嵌入所述半导体衬底形成源/漏区;在所述半导体衬底上形成SiO<sub>2</sub>层;直接在所述SiO<sub>2</sub>层上旋涂旋转涂布玻璃SOG;对所述SOG进行刻蚀至所述SiO<sub>2</sub>层露出;在SOG与SiO<sub>2</sub>层界面处采用干法刻蚀工艺刻蚀SOG与SiO<sub>2</sub>,SOG与SiO<sub>2</sub>的刻蚀速率比例为1∶1.2至1∶2,实现SiO<sub>2</sub>层表面平坦化;随后分别在N型器件区域形成N型替代栅堆叠,和/或在P型器件区域形成P型替代栅堆叠。 | ||
地址 | 100029 北京市朝阳区北土城西路3号 |