| 摘要 |
임계 전압들에서의 드리프트 및 출력 단자를 풀링하는 동작에 존재하는 인터벌에 의해 일어나는 출력 오류들을 억제하도록 구성되어, 시프트 레지스터 유닛의 안정성을 향상하기 위한 시프트 레지스터 유닛 및 게이트 드라이버 회로가 제공된다. 시프트 레지스터 유닛은 입력 모듈, 제1 출력 모듈, 풀다운 구동 모듈, 풀다운 모듈, 및 제1 출력 방전 유닛을 포함한다. 풀다운 구동 모듈은 제1 클럭 신호 입력 단자 및 제2 클럭 신호 입력 단자에 연결되고, 제1 클럭 신호에 응답하여 제1 클럭 신호를 제1 풀다운 노드에 제공하고, 제2 클럭 신호에 응답하여 제2 클럭 신호를 제2 풀다운 노드에 제공하고, 풀업 노드에서의 전압 신호에 응답하여 제1 풀다운 노드 및 제2 풀다운 노드에 제1 저전압 신호를 제공하고, 제1 풀다운 노드에서의 전압 신호에 응답하여 제1 저전압 신호를 제2 풀다운 노드에 제공하고, 제2 풀다운 노드에서의 전압 신호에 응답하여 제1 저전압 신호를 제1 풀다운 노드에 제공하도록 구성된다. |
