| 发明名称 | 一种减少切口的制造方法 | ||
| 摘要 | 本发明提供了一种减少切口的制造方法，包括：提供半导体基体，并且在所示半导体基体上形成掺氮碳化硅层；在掺氮碳化硅层表面形成含碳低K介质层；对含碳低K介质层在TEOS的环境中进行He等离子体处理，由此在含碳低K介质层表面形成二氧化硅硬掩膜层；在二氧化硅的硬掩膜层上，通过有氧等离子体增强沉积工艺沉积一层TEOS硬掩膜层；利用二氧化硅硬掩膜层和TEOS硬掩膜层，对含碳低K介质层和掺氮碳化硅层进行刻蚀，从而在含碳低K介质层和掺氮碳化硅层中形成沟槽和通孔；并且，随后执行湿法清洗。 | ||
| 申请公布号 | CN105609467A | 申请公布日期 | 2016.05.25 |
| 申请号 | CN201610107391.6 | 申请日期 | 2016.02.26 |
| 申请人 | 上海华力微电子有限公司 | 发明人 | 刘春文 |
| 分类号 | H01L21/768(2006.01)I;H01L21/02(2006.01)I | 主分类号 | H01L21/768(2006.01)I |
| 代理机构 | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人 | 智云 |
| 主权项 | 一种减少切口的制造方法，其特征在于包括：第一步骤：提供半导体基体，并且在所示半导体基体上形成掺氮碳化硅层；第二步骤：在掺氮碳化硅层表面形成含碳低K介质层；第三步骤：对含碳低K介质层在TEOS的环境中进行He等离子体处理，由此在含碳低K介质层表面形成二氧化硅硬掩膜层；第四步骤：在二氧化硅的硬掩膜层上，通过有氧等离子体增强沉积工艺沉积一层TEOS硬掩膜层；第五步骤：利用二氧化硅硬掩膜层和TEOS硬掩膜层，对含碳低K介质层和掺氮碳化硅层进行刻蚀，从而在含碳低K介质层和掺氮碳化硅层中形成沟槽和通孔；并且，随后执行湿法清洗。 | ||
| 地址 | 201203 上海市浦东新区张江开发区高斯路568号 | ||