发明名称 一种阱隔离型抗SEU多节点翻转存储单元版图结构
摘要 一种阱隔离型抗SEU多节点翻转存储单元版图结构,包括阱隔离区域(201)、(202)、(203),DICE单元区域(101)、(103)、(105)、(107),DICE单元(102)、(104)、(106)、(108)。阱隔离区域交叉布局在两个DICE单元区域中间。本发明与现有的技术相比,在有效地分离DICE存储单元结构中的所有敏感节点对的同时,进一步增加了敏感节点对间的距离,阱隔离结构还有利于减小敏感节点对间的寄生双极型晶体管效应和电荷共享效应,大大抑制了DICE单元中由SEU引起的多节点翻转,大幅度提高了抗辐射SRAM的抗SEU性能。
申请公布号 CN105609504A 申请公布日期 2016.05.25
申请号 CN201510993638.4 申请日期 2015.12.25
申请人 北京时代民芯科技有限公司;北京微电子技术研究所 发明人 赵元富;刘皓;陆时进;刘琳;岳素格;李鹏;张晓晨;李阳
分类号 H01L27/11(2006.01)I 主分类号 H01L27/11(2006.01)I
代理机构 中国航天科技专利中心 11009 代理人 陈鹏
主权项 一种阱隔离型抗SEU多节点翻转存储单元版图结构,其特征在于包括第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203),第一DICE单元区域(101,103,105,107)、第二DICE单元区域(102,104,106,108),其中第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203)均都由N阱构成,N阱上面设有接触孔结构;第一DICE单元区域(101,103,105,107)分解为四个相同的块区域(101)、块区域(103)、块区域(105)、块区域(107),第二DICE单元区域(102,104,106,108)分解为四个相同的块区域(102)、块区域(104)、块区域(106)、块区域(108),每个块区域均包括一级锁存结构、传输管,其中,一级锁存结构包括共栅的PMOS负载管、NMOS驱动管,传输管包括与NMOS驱动管共漏区的NMOS晶体管;第一阱隔离区域(201)、第二阱隔离区域(202)、第三阱隔离区域(203)交叉布局于第一DICE单元区域(101,103,105,107)、第二DICE单元区域(102,104,106,108)中。
地址 100076 北京市丰台区东高地四营门北路2号