一种双端口存储器的读写控制电路

摘要

本发明公开了一种双端口存储器的读写控制电路，其包括：可控延时模块，其将时钟信号进行不同的延时；字线产生模块，根据所述可控延时模块输出的两路延时信号输出正常字线开启信号和延迟字线开启信号；读写使能判断模块，其根据双端口存储器的两端口读写使能信号和读写地址进行读写冲突判断；读写使能产生模块，其在所述读写冲突判断模块确定两端口存在写冲突时，将两端口的写使能信号转化为读使能信号；字线选择模块，其在两端口分别向同一个地址进行读、写操作时，输出选择延时字线开启信号的字线选择信号。本发明在时钟的半周期内解决双端字线的不同开启，对存储器的时序操作提供了更大的裕量，同时不需要对地址和数据进行缓存。

主权项

一种双端口存储器的读写控制电路，其包括：可控延时模块，其将时钟信号进行不同的延时，输出两路延时信号；字线产生模块，其根据所述可控延时模块输出的两路延时信号输出正常字线开启信号和延迟字线开启信号；读写冲突判断模块，其根据双端口存储器的两端口读写使能信号和读写地址进行读写冲突判断；读写使能产生模块，其在所述读写冲突判断模块确定两端口存在读写冲突时，将两端口的写使能信号转化为读使能信号；字线选择模块，其在两端口分别向同一个地址进行读写操作时，端口为写操作，则输出选择延时字线开启信号的字线选择信号，端口为读操作，则输出选择正常字线开启信号的字线选择信号；多路选择器，其根据所述字线选择信号选择输出正常字线开启信号或延迟字线开启信号；其中，所述正常字线开启信号使得双端口存储器进行正常操作，而所述延时字线开启信号使得双端口存储器进行延时写操作。