具有减少的建立时间的全数字锁相环(ADPLL)

摘要

对于锁相环(ADPLL)的建立时间可能减少或去除。振荡器模型提供合适的设定，使用该设定以补偿频率响应和相位响应。硬件设备可能包括数字控制振荡器(DCO)；具有处理器的DCO模型设备，其中处理器被配置为通过基于DCO的运行参数查找频率计算用于DCO的频率，将所计算的频率与所测量的频率相比较，并且基于该比较补偿ADPLL以减少建立时间。

主权项

用指令编码的非临时性介质，该指令用于执行减少全数字锁相环(ADPLL)的建立时间的方法，其特征在于，所述非临时性介质包括：用于在处理器中通过基于DCO的运行参数查询频率来计算用于数字控制振荡器(DCO)的频率的指令；用于将所计算的频率与所测量的频率进行比较的指令；和用于基于该比较补偿ADPLL以减少建立时间的指令。