| 发明名称 | 基于多核DSP零尾卷积Viterbi译码的方法及系统 | ||
| 摘要 | 本发明公开一种基于多核DSP零尾卷积Viterbi译码的方法及系统，主要针对译码过程受存储空间和吞吐率限制而设计。本发明基于多核DSP零尾卷积Viterbi译码的方法，包括：S1将待译码信息序列进行分段，其中各段待译码信息序列最小长度L′≥(xn+sn)/k，x为译码器可进行回溯并判决输出的码段，s为各段增加的回溯码段；S2将分组后的各段待译码信息序列分配到各DSP核内，分别进行Viterbi译码。 | ||
| 申请公布号 | CN105610448A | 申请公布日期 | 2016.05.25 |
| 申请号 | CN201511016164.4 | 申请日期 | 2015.12.29 |
| 申请人 | 北京中科晶上科技有限公司 | 发明人 | 王琛;冯雪林;周一青;苏泳涛;朱子元;石晶林 |
| 分类号 | H03M13/41(2006.01)I | 主分类号 | H03M13/41(2006.01)I |
| 代理机构 | 北京中伟智信专利商标代理事务所 11325 | 代理人 | 张岱 |
| 主权项 | 一种基于多核DSP零尾卷积Viterbi译码的方法，其特征在于，包括S1将待译码信息序列进行分段，其中各段待译码信息序列最小长度L′≥(xn+sn)/k，x为译码器可进行回溯并判决输出的码段，s为各段增加的回溯码段；S2将分组后的各段待译码信息序列分配到各DSP核内，分别进行Viterbi译码。 | ||
| 地址 | 100080 北京市海淀区中关村科学院南路6号科研综合楼七层734房间 | ||