分离式栅闪存结构

摘要

本发明涉及半导体制造技术领域，尤其涉及一种分离式栅闪存结构，通过设置部分位于L形字线栅的水平部分之上的控制栅的下表面低于浮栅的上表面使得控制栅与浮栅具有部分纵向交叠区域，以增加控制栅和浮栅的耦合面积，从而提高了控制栅对浮栅的耦合系数，进而提高了闪存写入效率；并通过设置浮栅临近擦除栅的拐角为圆角，使得在后续成膜时能形成厚度均匀质量较高的隧穿氧化层，改善了擦除衰退的现象；同时通过设置T形结构的擦除栅的水平部分位于部分浮栅之上使得擦除栅与浮栅具有部分水平交叠区域，以增加擦除栅和浮栅的耦合面积，从而提高了擦除栅对浮栅的耦合系数。

主权项

一种分离式栅闪存结构，其特征在于，包括：衬底，设置有源区和漏区；擦除栅，设置于所述源区之上；分栅结构，设置于所述源区和漏区之间的所述衬底之上，所述分栅结构包括浮栅、控制栅以及包括一个水平部分和一个垂直部分的L形字线栅，且所述L形字线栅的水平部分的上表面低于所述浮栅的上表面；其中，所述控制栅设置于所述浮栅和所述L形字线栅的水平部分之上，且部分位于所述L形字线栅的水平部分之上的所述控制栅的下表面低于所述浮栅的上表面使得所述控制栅与所述浮栅具有部分纵向交叠区域，以增加所述控制栅和所述浮栅的耦合面积。