发明名称 |
工艺兼容去耦电容器及制造方法 |
摘要 |
本发明提供了一种工艺兼容去耦电容器器件及其制造方法。该去耦电容器器件包括在沉积工艺中沉积的第一介电层部分,该沉积工艺还沉积用于非易失性存储单元的第二介电层部分。使用单个掩模图案化这两部分。还提供了系统级芯片(SOC)器件,SOC包括RRAM单元和位于单个金属间介电层中的去耦电容器。还提供了用于形成工艺兼容去耦电容器的方法。该方法包括图案化顶部电极层、绝缘层和底部电极层以形成非易失性存储元件和去耦电容器。 |
申请公布号 |
CN103579174B |
申请公布日期 |
2016.05.18 |
申请号 |
CN201210382138.3 |
申请日期 |
2012.10.10 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
涂国基;朱文定 |
分类号 |
H01L23/522(2006.01)I;H01L21/768(2006.01)I |
主分类号 |
H01L23/522(2006.01)I |
代理机构 |
北京德恒律治知识产权代理有限公司 11409 |
代理人 |
章社杲;孙征 |
主权项 |
一种系统级芯片(SOC)器件,包括:非易失性存储(NVM)单元,设置在第一区域中;去耦电容器,设置在第二区域中,其中,所述去耦电容器包括:底部电极;第一介电层部分,位于所述底部电极上方并与所述底部电极物理接触,在介电层沉积工艺中沉积所述第一介电层部分,所述介电层沉积工艺还沉积所述非易失性存储单元中的第二介电层部分,通过单个掩模图案化所述第一介电层部分和所述第二介电层部分;以及顶部电极,位于所述第一介电层部分上方并与所述第一介电层部分物理接触,使得所述顶部电极、所述第一介电层部分和所述底部电极形成去耦电容器,其中,所述第一介电层部分和所述第二介电层部分共面。 |
地址 |
中国台湾新竹 |