发明名称 |
诊断快取记忆体回写之处理器及其操作方法、以及利用其操作方法控制处理器之电脑程式产品 |
摘要 |
明提供之处理器包含具有复数个快取项目之一快取记忆体。各快取项目存有一快取列之资料、该快取列之一状态与一标签。该快取记忆体包含一引擎。该引擎包含一个或多个有限状态机。该处理器亦包含用以连接一汇流排之一介面。回应于一架构回写与无效指令,该处理器透过该汇流排自该快取记忆体回写复数个修改过的快取列至该系统记忆体,并无效该快取记忆体之该复数个快取项目之状态。回应于被指示针对该复数个快取项目中之各快取项目执行一快取诊断操作,该引擎将该些快取项目之状态与标签写至该汇流排且并未无效该些快取项目之状态。
|
申请公布号 |
TW201618117 |
申请公布日期 |
2016.05.16 |
申请号 |
TW104130947 |
申请日期 |
2015.09.18 |
申请人 |
上海兆芯集成电路有限公司 |
发明人 |
虎克 罗德尼E;嘉斯金斯 史蒂芬;瑞德 道格拉斯R;陈 杰森 |
分类号 |
G11C29/04(2006.01);G06F12/08(2006.01) |
主分类号 |
G11C29/04(2006.01) |
代理机构 |
|
代理人 |
李长铭 |
主权项 |
一种处理器,用于一系统,该系统具有位于该处理器外之一系统记忆体,该处理器包含:复数个处理核心;以及一快取记忆体,具有复数个快取项目,其中该复数个快取项目中之各快取项目存有一快取列之资料、该快取列之一状态与该快取列之一标签,该快取记忆体包含一引擎,该引擎包含一个或多个有限状态机;以及一介面,用以连接一汇流排,回应于一架构回写与无效指令,该处理器透过该汇流排自该快取记忆体回写复数个修改过的快取列至该系统记忆体,其中回应于该架构回写与无效指令,该处理器亦无效该快取记忆体之该复数个快取项目之状态;其中回应于被指示针对该复数个快取项目中之各快取项目执行一快取诊断操作,该引擎将该些快取项目之状态与标签写至该汇流排且并未无效该些快取项目之状态。
|
地址 |
中国 |