发明名称 |
转译后备缓冲器无效抑制 |
摘要 |
明涉及管理多个转译后备缓冲器(TLB),包括:在第一处理元件处发布用于使与关联于第一处理元件相关联的第一TLB中的第一上下文相关联的一个或多个TLB条目无效的第一指令。该发布包括:决定指示符的状态是否指示与关联于第二处理元件的第二TLB中的第一上下文相关联的所有TLB条目被无效;如果不是:则向第二处理元件发送对应的指令,引起与第二TLB中的第一上下文相关联的所有TLB条目的无效;并且改变指示符的状态;并且如果是:则抑制向第二处理元件发送引起与第二TLB中的第一上下文相关联的任何TLB条目的无效的任何对应的指令。
|
申请公布号 |
TW201617878 |
申请公布日期 |
2016.05.16 |
申请号 |
TW104113187 |
申请日期 |
2015.04.24 |
申请人 |
凯为公司 |
发明人 |
凯斯勒 理查 尤金;穆克吉 夏河杜 塞克尔;贝腾 麦克 |
分类号 |
G06F12/02(2006.01);G06F12/10(2006.01) |
主分类号 |
G06F12/02(2006.01) |
代理机构 |
|
代理人 |
陈传岳;郭雨岚;范晓玲 |
主权项 |
一种用于管理多个转译后备缓冲器的方法,每个转译后备缓冲器包括多个转译后备缓冲器条目并且与多个处理元件中的对应的处理元件相关联,所述方法包括:在所述多个处理元件中的第一处理元件处发布用于使与关联于所述第一处理元件的第一转译后备缓冲器中的第一上下文相关联的一个或多个转译后备缓冲器条目无效的第一指令,所述发布包括:在所述第一处理元件处确定指示符的状态是否指示与关联于第二处理元件的第二转译后备缓冲器中的所述第一上下文相关联的所有转译后备缓冲器条目被无效;如果所述指示符的所述状态指示与所述第二译换后备缓冲器中的所述第一上下文相关联的所有转译后备缓冲器条目未被无效:则向所述多个处理元件中的所述第二处理元件发送对应的指令,所述对应的指令引起与所述第二转译后备缓冲器中的所述第一上下文相关联的所有转译后备缓冲器条目的无效,并且改变所述指示符的状态以指示与所述第二转译后备缓冲器中的所述第一上下文相关联的所有转译后备缓冲器条目被无效;并且如果所述指示符的所述状态指示与关联于所述第二处理元件的所述第二转译后备缓冲器中的所述第一上下文相关联的所有转译后备缓冲器条目被无效:则抑制向所述第二处理元件发送用于引起与所述第二转译后备缓冲器中的所述第一上下文相关联的任何转译后备缓冲器条目的无效的任何对应的指令。
|
地址 |
美国 |