| 摘要 |
Ｎビットデジタルアナログコンバータ（ＤＡＣ）が、Ｎ個の入力段を含み、それらの入力段の各々は、同じ量の電流を生成し、差動ビットに応じる１対の同様にサイズを決められたトランジスタスイッチを含む。ＤＡＣのＭ個の最上位ビットに関連する２M−１個の入力段は、並列に接続され、それらの入力段の電流をＤＡＣの電流加算ノードに差動的に加える。残り（Ｎ−Ｍ）個の段の各々は、ＤＡＣ内の段のビット位置の２進重みによって定義される電流を供給する抵抗回路網を含む。（Ｎ−Ｍ）個の段は、それらの段の電流を電流加算ノードに差動的に加える。ＤＡＣは、電流加算ノードのインピーダンスと、電流加算ノードの間の電圧の差とを、インピーダンス減衰器に配置された差動増幅器の利得によって定義される範囲内に保つように適合されたインピーダンス減衰器をさらに含む。 |
