| 摘要 |
카운터 회로는 제1 카운팅 유닛 및 제2 카운팅 유닛을 포함한다. 제1 카운팅 유닛은 입력 클록 신호의 상승 에지 및 하강 에지 중 제1 에지에 응답하여 토글링(toggling)하는 제1 비트 신호를 발생하고, 제2 카운팅 유닛은 입력 클록 신호의 상승 에지 및 하강 에지 중 제2 에지에 응답하여 토글링하는 제2 비트 신호를 발생한다. 카운터 회로는 입력 클록 신호의 사이클 주기마다 두 번씩 카운팅을 수행하여 향상된 동작 속도 및 동작 마진을 가지며, 비트 신호들의 토글링 횟수를 줄여 소모 전력을 감소한다. |
