发明名称 一种支持业务报文时序逻辑的算法
摘要 本发明是一种支持业务报文时序逻辑的算法专利,主要适用于物联网领域,如智能电网。在物联网实际应用场景中信息化主站与业务终端设备之间有大量的工业控制业务的采集和下发,并且业务终端设备之间对业务报文的时序逻辑有要求。在实际情况中由于受某些应用环境或设备自身的限制,网络没有做到全网时间同步,网络中有许多设备不具备对时功能。本专利提出了VRQ(Virtual Reach Queueing,虚拟到达队列)算法。经过分析VRQ算法结合专利中提出的VTC(Virtual Time Channel,虚拟时间信道)技术、SDN(Software Defined Networking,软件定义网络)技术解决了在设备没有时间同步的情况下,保证业务报文到达终端时的时序逻辑要求。
申请公布号 CN105577570A 申请公布日期 2016.05.11
申请号 CN201510934232.9 申请日期 2015.12.15
申请人 重庆大学 发明人 肖磊;徐涛;张文哲;李晓娣;唐军;周瑞芳;徐鑫;胡致远
分类号 H04L12/875(2013.01)I;H04L7/00(2006.01)I 主分类号 H04L12/875(2013.01)I
代理机构 代理人
主权项 一种支持业务报文时序逻辑的算法,其特征在于:虚拟到达队列(VRQ)是指业务报文按照“入口等待时间”在信息主站入口缓存中按顺序排列的缓存队列,“入口等待时间”是指业务报文要求到达终端的时刻减去传播路径时延;虚拟到达队列算法包括:a、传播路径时延的确定;b、入口缓存VRQ建立的原则;c、VRQ之间确立保护间隔;d、针对网络拥塞的处理。
地址 400044 重庆市沙坪坝区沙正街174号