发明名称 一种嵌入式闪存及其制备方法、电子装置
摘要 本发明涉及一种嵌入式闪存及其制备方法、电子装置,所述方法包括提供基底,在基底中形成有通过浅沟槽隔离氧化物相隔离的有源区,浅沟槽隔离氧化物的顶部高于所述基底的表面;沉积浮栅材料层,以覆盖有源区和所述浅沟槽隔离氧化物;平坦化所述浮栅材料层,露出浅沟槽隔离氧化物的表面;回蚀刻所述浮栅材料层,以减小所述浮栅材料层的厚度,露出部分高度的所述浅沟槽隔离氧化物;回蚀刻露出的浅沟槽隔离氧化物,以减小露出的所述浅沟槽隔离氧化物的关键尺寸;再次沉积所述浮栅材料层至浅沟槽隔离氧化物的顶部,以包围所述浅沟槽隔离氧化物,平坦化所述浮栅材料层;去除浅沟槽隔离氧化物中关键尺寸减小的部分,以在有源区上形成T形浮栅。
申请公布号 CN105575968A 申请公布日期 2016.05.11
申请号 CN201410554069.9 申请日期 2014.10.17
申请人 中芯国际集成电路制造(上海)有限公司 发明人 王新鹏
分类号 H01L27/115(2006.01)I;H01L21/8247(2006.01)I 主分类号 H01L27/115(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 高伟;冯永贞
主权项 一种嵌入式闪存的制备方法,包括:步骤S1:提供基底,在所述基底中形成有通过浅沟槽隔离氧化物相隔离的有源区,所述浅沟槽隔离氧化物的顶部高于所述基底的表面;步骤S2:沉积浮栅材料层,以覆盖所述有源区和所述浅沟槽隔离氧化物;步骤S3:平坦化所述浮栅材料层,露出浅沟槽隔离氧化物的表面;步骤S4:回蚀刻所述浮栅材料层,以减小所述浮栅材料层的厚度,露出部分高度的所述浅沟槽隔离氧化物;步骤S5:回蚀刻露出的所述浅沟槽隔离氧化物,以减小露出的所述浅沟槽隔离氧化物的关键尺寸;步骤S6:再次沉积所述浮栅材料层至所述浅沟槽隔离氧化物的顶部,以包围所述浅沟槽隔离氧化物,并平坦化所述浮栅材料层;步骤S7:去除所述浅沟槽隔离氧化物中关键尺寸减小的部分,以在所述有源区上形成T形浮栅。
地址 201203 上海市浦东新区张江路18号