| 摘要 |
Compteur de Gray à N bit, avec N entier supérieur à 1, comprenant un enchaînement de N cellules logiques (CL 0 - CL N-1 ) connectées en cascade, caractérisé en ce que chaque dite cellule logique comprend un port d'entrée pour une succession d'impulsions d'horloge (CK 0 - CK N-1 ), un circuit de génération d'un bit de comptage Gray (bg 0 - bg N-1 ) ayant un port de sortie dudit bit de comptage Gray et un circuit de génération d'un signal d'horloge ayant un port de sortie d'horloge (PSH) relié au port d'entrée de la cellule logique suivante. Convertisseur analogique-numérique de type à rampe utilisant un tel compteur de Gray. |
