具有需要预置操作的主要记忆体单元与辅助记忆体单元之半导体装置

摘要

明揭示一种将输入资料传输至非挥发性记忆体装置的半导体装置。该半导体装置包含：一包括复数个资料元件的虚拟页面缓冲器；一包括对应复数个资料元件的遮罩缓冲器；控制逻辑电路系统，其用于：(i)在收到一触发程序后，将遮罩缓冲器资料元件之每一者设定至一第一逻辑状态；(ii)使输入资料写入选定的虚拟页面缓冲器资料元件；及(iii)使对应于该等选定虚拟页面缓冲器资料元件的这些遮罩缓冲器资料元件设定至一不同的逻辑状态；遮罩逻辑电路系统，其被组态可对于该等虚拟页面缓冲器资料元件之每一者，结合从中读取的资料与对应之遮罩缓冲器资料元件的逻辑状态而产生遮罩输出资料；及一输出介面，其被组态可将该遮罩输出资料释出至非挥发性记忆体装置。

主权项

一种半导体装置，其包含：一主要记忆体单元，其包括复数个主要胞元；一辅助记忆体单元，其包括复数个排列成行与列的辅助胞元，该等辅助胞元之每一者对应于一相应组的该等主要胞元；复数个字线，其各自连接至一相应列的该等辅助胞元；复数个位元线，其各自连接至一相应行的该等辅助胞元；列解码器电路系统，其用于在一第一操作模式中从该复数个字线中选择一个别字线，及在一第二操作模式中在该复数个字线内选择一群组字线；位元线控制电路系统，其用于驱动该等位元线以便能够写入连接至一选定字线的辅助胞元；控制逻辑电路系统，其用于：(i)在该列解码器电路系统在该第二操作模式中操作的同时控制该位元线控制电路系统，以将该等辅助胞元之每一者设定至一第一逻辑状态；(ii)使输入资料写入该等主要胞元之选定者；及(iii)在该列解码器电路系统在该第一操作模式中操作的同时控制该位元线控制电路系统，以将对应于该等主要胞元之该等选定者的这些辅助胞元设定至一不同于该第一逻辑状态的第二逻辑状态。