一种高速采样前端电路

摘要

本发明涉及一种高速采样前端电路，它包括MDAC采样网络、基准电压产生电路、比较器阵列、运算放大器、输出短接开关、占空比可调的时钟稳定电路、状态控制模块和反馈控制模块。该高速采样前端电路功耗低、采样率高和采样网络输入带宽高，MDAC采样网络和比较器阵列时间常数的精确匹配，大幅提高了采样网络的输入带宽。利用采样电容作为反馈电容和DAC运算电容，将运算放大器的反馈系数提高两倍以上，运放带宽要求降低50%，节省运算放大器功耗50%以上。采用占空比可调的时钟稳定电路，压缩采样时间，增加放大相时间，实现了采样频率的大幅度提升。仅需一个输入基准电压，降低了基准电压产生电路的设计复杂度。本发明可以广泛应用于流水线A/D转换器。

主权项

一种高速采样前端电路，其特征在于：包括MDAC采样网络、比较器阵列、运算放大器、输出短接开关、时钟稳定电路、基准电压产生电路、状态控制模块和反馈控制模块；所述MDAC采样网络，用于采集输入信号；所述比较器阵列，用于采集输入信号并将输入信号与基准电压进行比较并产生比较结果信号，所述比较结果信号与时钟稳定电路产生的时钟信号通过状态控制模块来控制MDAC采样网络的工作状态；所述状态控制模块与MDAC采样网络连接，用于控制MDAC采样网络的工作状态；所述反馈控制模块一端连接在运算放大器的输出端，另一端与MDAC采样网络连接；所述运算放大器，用于当时钟稳定电路处于时钟放大相时使运算放大器的两个输入端的电压相等；所述输出短接开关，用于当时钟稳定电路处于时钟采样相时实现运算放大器的输出端接地；所述时钟稳定电路，用于产生占空比可调的时钟信号，并使用时钟信号来控制MDAC采样网络、比较器阵列、输出短接开关、状态控制模块和反馈控制模块的工作状态；所述基准电压产生电路，用于产生一组基准电压供比较器阵列使用；所述MDAC采样网络包括第一支路组、第二支路组、第三支路组和MDAC采样开关；所述第一支路组包括k个第一MDAC输入开关和k个第一MDAC输入端电容，所述k个第一MDAC输入开关并联后通过导线net[1]与k个并联的第一MDAC输入端电容连接；所述第二支路组包括n‑k+1个第二MDAC输入开关和n‑k+1个第二MDAC输入端电容，所述n‑k+1个第二MDAC输入开关并联后通过导线net[2]与n‑k+1个并联的第二MDAC输入端电容连接；所述第三支路组包括n‑1个相互并联的第三MDAC输入端支路，每条第三MDAC输入端支路包括第三MDAC输入开关和第三MDAC输入端电容；每条第三MDAC输入端支路中的第三MDAC输入开关和第三MDAC输入端电容通过导线net[(n+2):2n]串联，每条第三MDAC输入端支路并联；所述第一支路组、第二支路组与所述第三支路组并联后一端连接输入信号，另一端与运算放大器的负向输入端连接；所述MDAC采样开关Sm一端与运算放大器的负向输入端连接，另一端与运算放大器的正向输入端连接，所述运算放大器的正向输入端与地连接；其中，k表示第一MDAC输入端电容的个数；n表示第一、二和三MDAC输入开关个数总和的一半，且2n=k2^x，k=2^m，x,m=1,2,3,…。