发明名称 |
一种半导体器件及其制造方法和电子装置 |
摘要 |
本发明提供一种半导体器件及其制造方法和电子装置,涉及半导体技术领域。该方法包括:S101:提供包括嵌入式离子注入层的半导体衬底,通过刻蚀形成至少两个第一沟槽;S102:形成覆盖第一沟槽的侧壁的第一介电层;S103:形成覆盖第一介电层的侧面与第一沟槽的底壁的掺杂多晶硅层;S104:刻蚀去除掺杂多晶硅层覆盖第一沟槽的底壁的部分并继续刻蚀以形成贯穿嵌入式离子注入层的第二沟槽;S105:在第二沟槽内形成第二介电层以形成包括两个相邻的第二介电层与嵌入式离子注入层的隔离框,在隔离框内形成电子元件。由于该方法制得的器件包括该隔离框,因而可以降低器件的尺寸。该半导体器件同样具有上述优点。该电子装置包括上述的半导体器件,同样具有上述优点。 |
申请公布号 |
CN105575812A |
申请公布日期 |
2016.05.11 |
申请号 |
CN201410548682.X |
申请日期 |
2014.10.16 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
杨广立;蒲贤勇;刘丽;戴执中;王刚宁;孙泓 |
分类号 |
H01L21/336(2006.01)I;H01L21/265(2006.01)I;H01L29/78(2006.01)I;H01L29/06(2006.01)I |
主分类号 |
H01L21/336(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
高伟;赵礼杰 |
主权项 |
一种半导体器件的制造方法,其特征在于,所述方法包括:步骤S101:提供包括嵌入式离子注入层的半导体衬底,通过刻蚀形成位于所述半导体衬底内且底部暴露出所述嵌入式离子注入层的至少两个第一沟槽;步骤S102:形成覆盖所述第一沟槽的侧壁的第一介电层;步骤S103:形成覆盖所述第一介电层的侧面与所述第一沟槽的底壁的掺杂多晶硅层;步骤S104:刻蚀去除所述掺杂多晶硅层覆盖所述第一沟槽的底壁的部分并继续刻蚀,以形成贯穿所述嵌入式离子注入层的第二沟槽;步骤S105:在所述第二沟槽内形成第二介电层以形成包括两个相邻的所述第二介电层与所述嵌入式离子注入层的隔离框,在所述隔离框内形成电子元件。 |
地址 |
201203 上海市浦东新区张江路18号 |