抑制高阻抗输入端电流泄露的集成电路

摘要

本发明公开了一种抑制高阻抗输入端电流泄露的集成电路，其包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。本发明旨在于设计的集成电路，能够使多个功能选择开关的输入端在功能选择开关是否导通的状态下均保持等电位，使未导通的功能选择开关的输入端不会由于与其他器件的电位差而产生泄露电流。

主权项

一种抑制高阻抗输入端电流泄露的集成电路，其特征在于包括：印制板，其顶层以及底层为地平面，其中间层为走线层；多个功能选择开关，均焊制于所述印制板的顶层或底层，其输出引脚分别耦接不同的外部功能引脚，其控制引脚分别耦接外部控制引脚；电压跟随电路，焊制于所述印制板的底层或顶层，其输入引脚耦接输入电压，其输出引脚通过所述印制板的中间层与多个所述功能选择开关的输入引脚均耦接，以构成等电位屏蔽环。