发明名称 |
用以改善在处理器中重新执行加载的装置与方法 |
摘要 |
该装置包括第一保留站和第二保留站。第一保留站用以派送第一加载微指令,且若第一加载微指令是指示从规定的资源而非从内核上的高速缓存上提取操作数的规定的加载微指令,在保留总线进行检测和指示。第二保留站耦接至保留总线,在第一加载微指令被派送后的第一数量的时钟周期之后,用以派送和第一加载微指令相依的新微指令以进行执行,且若在保留总线上指示了第一加载微指令是规定的加载微指令,第二保留站缓存新微指令的派送,直到第一加载微指令取得操作数。规定的资源包括用以执行中断操作的高阶可编程中断控制器。 |
申请公布号 |
CN105573720A |
申请公布日期 |
2016.05.11 |
申请号 |
CN201510927596.4 |
申请日期 |
2015.12.14 |
申请人 |
上海兆芯集成电路有限公司 |
发明人 |
吉拉德.M.卡尔;柯林.艾迪;G.葛兰.亨利 |
分类号 |
G06F9/38(2006.01)I |
主分类号 |
G06F9/38(2006.01)I |
代理机构 |
北京市柳沈律师事务所 11105 |
代理人 |
王珊珊 |
主权项 |
一种用以改善在乱序处理器重新执行加载的装置,其特征在于,所述装置包括:第一保留站,用以派送第一加载微指令,以及若所述第一加载微指令是指示从多个规定的资源的其中一个而非从内核上的高速缓存上提取操作数的规定的加载微指令,还用以在保留总线进行检测和指示;第二保留站,耦接至所述保留总线,在所述第一加载微指令派送后的第一数量的时钟周期之后,用以派送和所述第一加载微指令相依的一或多个新的微指令以进行执行,以及若在所述保留总线上指示了,所述第一加载微指令是所述规定的加载微指令,所述第二保留站用以缓存所述一或多个新的微指令的派送,直到所述第一加载微指令取得所述操作数;执行单元,耦接至所述第一保留站,用以接收和执行所述第一加载微指令;以及所述多个规定的资源,包括:高阶可编程中断控制器,用以执行中断操作。 |
地址 |
201203 上海市张江高科技园区金科路2537号301室 |