发明名称 在便携式数据载体中操作序列的执行期间的访问冲突的保护
摘要 在一种保护由便携式数据载体(10)执行的操作序列免受访问冲突的方法中,数据载体(10)包括至少一个处理器核(14)、主存储器(16)和带有多条高速缓存行(28.x)的高速缓存存储器(18)。在执行操作序列期间,处理器核(14)能够访问至少两个数据值(v1、v2、…、vn),其中数据值(vi、vi、…、vn)占用高速缓存存储器(18)中的至少一条高速缓存行(28.x)并且每个数据值被分为多个部分(vi<sub>j</sub>),从而缓存未命中或缓存命中的发生独立于访问哪个数据值(vi、vi、…、vn)。计算机程序产品和设备具有对应的特征。本发明用于基于在操作序列的执行期间高速缓存访问的评估来阻扰攻击。
申请公布号 CN102792310B 申请公布日期 2016.05.11
申请号 CN201180013116.3 申请日期 2011.03.03
申请人 德国捷德有限公司 发明人 C.伦佩尔
分类号 G06F21/71(2013.01)I;G06F21/79(2013.01)I 主分类号 G06F21/71(2013.01)I
代理机构 北京市柳沈律师事务所 11105 代理人 史新宏
主权项 一种保护由便携式数据载体(10)执行的操作序列免受窥探的方法,其中所述数据载体(10)至少具有处理器核(14)、主存储器(16)和带有多条高速缓存行(28.x)的高速缓存存储器(18),并且其中所述处理器核(14)在执行所述操作序列时能够访问至少两个数据值(v1、v2、...、vn,n≥2),其中所述至少两个数据值(v1、v2、...、vn)占用所述高速缓存存储器(18)中的至少一条高速缓存行(28.x)并且每个数据值被分为多个部分(vi<sub>j</sub>),并且其中一旦执行,两个数据值(v1、v2、...、vn,n≥2)的至少一个可能不在高速缓存存储器(18)中但是必须从主存储器(16)载入,其特征在于在包含第一数据值(vi)的部分(vi<sub>j</sub>)的每条高速缓存行(28.x)中,也包含每个其他数据值(vk)的部分(vk<sub>j</sub>),从而缓存未命中或缓存命中的发生独立于是否访问第一或不同的数据值(vk)。
地址 德国慕尼黑