发明名称 无外引脚半导体封装构造及其制造方法与导线架条
摘要 本发明公开一种无外引脚半导体封装构造及其制造方法与导线架条,制造方法包含步骤:提供一导线架条,包含数条连接支架、数个导线架单元及一抗蚀预镀金属层;每一导线架单元具有数个接点,且抗蚀预镀金属层覆盖接点及连接支架的一内表面;提供一芯片,并将芯片固定在导线架单元的区域内;利用数个电性连接元件来电性连接芯片与接点上的抗蚀预镀金属层;利用一封装胶材来包覆芯片、电性连接元件及抗蚀预镀金属层;在接点的一外表面设置一抗蚀刻掩膜,裸露出连接支架;蚀刻抗蚀刻掩膜裸露出的连接支架,以形成一蚀刻槽裸露出抗蚀预镀金属层;移除抗蚀刻掩膜;及切割位在切割槽的抗蚀预镀金属层及封装胶材,以分离成数个封装构造。
申请公布号 CN103021892B 申请公布日期 2016.05.11
申请号 CN201210580957.9 申请日期 2012.12.28
申请人 日月光半导体(昆山)有限公司 发明人 胡迎花
分类号 H01L21/60(2006.01)I;H01L21/50(2006.01)I;H01L23/495(2006.01)I 主分类号 H01L21/60(2006.01)I
代理机构 北京律盟知识产权代理有限责任公司 11287 代理人 林斯凯
主权项 一种无外引脚半导体封装构造的制造方法,其特征在于:所述制造方法包含步骤:(a)提供一导线架条,包含一外框、数条连接支架、数个导线架单元及一抗蚀预镀金属层;每一所述导线架单元具有数个接点,且所述抗蚀预镀金属层覆盖所述接点及所述连接支架的一内表面;(b)提供一芯片,并将所述芯片固定在所述导线架单元的区域内;(c)利用数个电性连接元件来电性连接所述芯片与所述接点上的抗蚀预镀金属层;(d)利用一封装胶材来包覆所述芯片、所述电性连接元件以及所述抗蚀预镀金属层;(e)在所述接点的一外表面设置一抗蚀刻掩膜,裸露出所述连接支架;(f)蚀刻所述抗蚀刻掩膜裸露出的所述连接支架,以形成一蚀刻槽,所述蚀刻槽裸露出所述抗蚀预镀金属层;(g)移除所述抗蚀刻掩膜;及(h)切割位在所述切割槽的抗蚀预镀金属层及封装胶材,以分离成数个无外引脚半导体封装构造。
地址 215341 江苏省苏州市昆山市千灯镇淞南路373号