适用于1553总线协议的内建自测试电路

摘要

本发明涉及适用于1553总线协议的内建自测试电路，包括自测试寄存器、内建自测试逻辑、存储测试向量的只读存储器和内建自测试状态寄存器，使电路具备内建自测试功能，将原协议处理器的开始/复位寄存器中的部分保留位用于控制内建自测试功能的启动与复位，自测试时当前运行的测试向量状态被记录在相应的自测试寄存器中，自测试的结果被记录在内建自测试状态寄存器相应的数据位中。本发明不改变原有协议处理器的结构，只需增加内建自测试逻辑及用于存储向量的只读存储器，可以在保证极高的测试覆盖率的同时，极大地减轻电路测试程序开发的难度，提高测试效率。

主权项

适用于1553总线协议的内建自测试电路，其特征在于：包括自测试寄存器(1)、内建自测试逻辑(2)、存储测试向量的只读存储器(3)和内建自测试状态寄存器(4)，使电路具备内建自测试功能，将原协议处理器的开始/复位寄存器中的部分保留位用于控制内建自测试功能的启动与复位，自测试时当前运行的测试向量状态被记录在相应的自测试寄存器(1)中，自测试的结果被记录在内建自测试状态寄存器(4)相应的数据位中。