半导体装置

摘要

本发明提供一种半导体装置。在制造搭载有LOCOS漏极型MOS晶体管的集成电路的过程中，对形成栅极的多晶硅膜进行图案化时，有时会产生图案形成不良而使栅极发生偏移。本发明提供一种搭载有LOCOS漏极型MOS晶体管的集成电路，其即使产生图案异常，也不会发生耐压的下降，不会导致耐压不良。通过在LOCOS漏极型MOS晶体管的漏极侧的有源区上形成比栅极氧化膜厚的漏极氧化膜，即使栅极到达漏极的有源区，MOS晶体管的耐压也不会下降。

主权项

一种半导体装置，其包含MOS晶体管，该MOS晶体管具有设置在沟道区的表面的栅极氧化膜、以及与所述栅极氧化膜连续而配置于漏极侧且膜厚比所述栅极氧化膜厚的LOCOS氧化膜，所述半导体装置的特征在于，在与所述沟道区相反的方向上超出所述LOCOS氧化膜的、所述MOS晶体管的漏极侧的有源区的表面上，与所述LOCOS氧化膜连续而配置有膜厚比所述栅极氧化膜厚且比所述LOCOS氧化膜薄的漏极氧化膜。