三维IP核测试外壳扫描链的优化方法

摘要

本发明公开了一种三维IP核测试外壳扫描链的优化方法，其特征是包括如下步骤：增加测试外壳输入扫描单元和测试外壳输出扫描单元；将设定的阈值TSV数量进行分解；计算各条绑定后测试外壳扫描链的跨度；将相邻的且绑定前测试外壳扫描链数量相同的电路层进行合并，形成虚拟层；按照虚拟层编号由高到低的顺序将内部扫描链、测试外壳输入扫描单元和测试外壳输出扫描单元分配到各条测试外壳扫锚链中；计算三维IP核绑定前和绑定后测试的总时间。本发明能在TSV数量的约束下同时平衡绑定前和绑定后测试外壳扫描链的长度，达到减少三维IP核绑定前和绑定后测试的总时间、降低测试外壳扫描链的硬件开销的目的。

主权项

一种三维IP核测试外壳扫描链的优化方法，所述三维IP核含有N层电路，从最底层到最高层依次编号为1，2，3，…，k，…，N，1≤k≤N；定义各层电路间未通过多根TSV进行垂直连接前称为绑定前，各层电路间通过多根TSV进行垂直连接后称为绑定后；在绑定后的N层电路中，任意一根TSV在所连接的上下两层电路中各有一个连接点，所述连接点根据信号在所述上下两层电路中的传输方向分为TSV输入节点和TSV输出节点；所述三维IP核的每层电路中都含有多个输入端口、多个输出端口和多条长度不等的内部扫描链，任意一条内部扫描链只能位于一层电路中，不能跨层；定义绑定前各层电路中的测试外壳扫描链称为绑定前测试外壳扫描链；绑定后形成的测试外壳扫描链称为绑定后测试外壳扫描链；其特征是，所述优化方法按如下步骤进行：步骤一、在各层电路输入端口处和TSV输出节点处分别增加测试外壳输入扫描单元，在各层电路的输出端口处和TSV输入节点处分别增加测试外壳输出扫描单元；步骤二、定义变量suc为整数并赋值为0；步骤三、定义各条绑定后测试外壳扫描链中所使用的TSV数量之和不能超过预先设定的阈值C_TSV；将所述阈值C_TSV分解成M个整数C₁，C₂，…，C_i，…，C_M，所述M个整数之和等于阈值C_TSV，M为所述绑定后测试外壳扫描链的数量，整数C_i表示在第i条绑定后测试外壳扫描链中使用的TSV数量不能超过C_i根，1≤i≤M；步骤四、建立M个空集合S₁，S₂，…，S_i，…，S_M；步骤五、利用式(1)获得各条绑定后测试外壳扫描链的跨度：SL_i＝min([C_i/2]+1,N)   (1)式(1)中，SL_i为第i条绑定后测试外壳扫描链的跨度；步骤六、将相邻的且绑定前测试外壳扫描链数量相同的电路层进行合并，形成虚拟层；步骤七、将所述虚拟层从最底层到最高层依次编号为1，2，…，j，…，N_v，1≤j≤N_v；步骤八、按照虚拟层编号由高到低的顺序将各个虚拟层中的内部扫描链依次分配到所述集合S₁，S₂，…，S_i，…，S_M中；步骤九、若步骤八分配成功则执行步骤十，否则执行步骤十六；步骤十、按照虚拟层编号由高到低的顺序将各个虚拟层中的测试外壳输入扫描单元依次分配到所述集合S₁，S₂，…，S_i，…，S_M中；步骤十一、若步骤十分配成功则执行步骤十二，否则执行步骤十六；步骤十二、按照虚拟层编号由高到低的顺序将各个虚拟层中的测试外壳输出扫描单元依次分配到所述集合S₁，S₂，…，S_i，…，S_M中；步骤十三、若步骤十二分配成功则执行步骤十四，否则执行步骤十六；步骤十四、将suc+1的值赋给变量suc；步骤十五、利用所述步骤十二完成后的集合S₁，S₂，…，S_i，…，S_M中所含的扫描元素获得三维IP核的测试总时间，所述测试总时间为三维IP核绑定前的测试时间与绑定后的测试时间之和；所述扫描元素包括内部扫描链、测试外壳输入扫描单元和测试外壳输出扫描单元；步骤十六、判断是否还有其它M个整数满足的条件，若有，则转到步骤三开始执行，否则执行步骤十七；步骤十七、若所述变量suc的值大于0，在所述步骤十五的测试总时间中找出一个最小值，并记录测试总时间取得最小值时M个集合S₁，S₂，…，S_i，…，S_M中所含的扫描元素；若所述变量suc的值等于0，则表明在所述阈值C_TSV的约束下无法设计成功M条绑定后测试外壳扫描链，结束优化；步骤十八、根据步骤十七中M个集合S₁，S₂，…，S_i，…，S_M所含的扫描元素，分别将每个集合中的扫描元素进行连接，从而形成优化后的绑定前测试外壳扫描链和绑定后测试外壳扫描链。