基于多协议链路封装技术的POS解帧成帧装置及方法

摘要

本发明公开一种基于多协议链路封装技术的POS解帧成帧装置和方法，该装置包括FPGA解帧成帧模块、以及设置在FPGA解帧成帧模块的端口上的多个输入输出接口；FPGA解帧成帧模块包括FPGA芯片单元，通过FPGA芯片单元将POS报文进行解帧得到IP数据包，并将IP数据包封装成以太网格式，得到对应的以太网数据；每个输入输出接口分别用于接入一条链路的POS报文输出至FPGA解帧成帧模块，以及输出POS报文经过FPGA解帧成帧模块后得到的以太网数据；该方法为利用该装置的POS解帧成帧方法。本发明不需要使用专用的POS解帧成帧芯片即可实现POS报文的解帧成帧，且具有效率高、功耗低以及所需成本低的优点。

主权项

一种基于多协议链路封装技术的POS解帧成帧装置，其特征在于：包括FPGA解帧成帧模块、以及设置在所述FPGA解帧成帧模块的端口上的多个输入输出接口，所述FPGA解帧成帧模块包括FPGA芯片单元，通过所述FPGA芯片单元将POS报文进行解帧得到IP数据包，并将所述IP数据包封装成以太网格式，得到对应的以太网数据；每个所述输入输出接口分别用于接入一条链路的POS报文至所述FPGA解帧成帧模块，以及输出所述POS报文经过所述FPGA解帧成帧模块后得到的以太网数据；所述FPGA芯片单元包括依次连接的报文接收单元、解帧单元、成帧单元以及报文发送单元；所述报文接收单元用于接收所述输入输出接口的POS报文，并进行串并转换后得到连续的STM‑N数据流，所述STM‑N数据流为所述POS报文中基于基本同步模块的数据流，其中N为所述基本同步模块的等级；所述解帧单元用于定位得到所述STM‑N数据流中的STM‑N帧，并对所述STM‑N帧进行解扰，得到解扰后的HDLC帧；所述成帧单元用于从所述HDLC帧中提取IP数据包，并将所述IP数据包封装成以太网格式，得到以太网数据；所述报文发送单元用于将所述以太网数据发送至对应的输入输出接口。