减少硬体缓冲器之低密度奇偶检查码阶层式解码架构

摘要

减少硬体缓冲器之低密度奇偶检查码(Low-Density Parity-Check codes,LDPC codes)阶层式解码架构，系储存变数至检查节点讯息之方式来做解码，在检查节点开始一个新之阶层时会先取得变数至检查节点讯息(Q)加上上一个阶层所得之检查至变数节点讯息(R)而得上个阶层所更新之后验概率(APP)；接着，再以此后验概率(APP)减去此阶层上一次叠代所得之检查至变数节点讯息(R)可得到变数至检查节点讯息(Q)；此后，将此变数至检查节点讯息存回记忆体并代入检查节点等式可得检查至变数节点讯息，最后将此阶层所得之检查至变数节点讯息存回记忆体，即完成一个阶层之检查节点更新以及与之相连之变数节点更新。藉此，可较传统技术达到更佳之硬体使用率与较少之缓冲暂存器使用，最终达成较小之硬体面积，且收敛速度不变慢。

主权项

一种减少硬体缓冲器之阶层式解码架构，系包括：一变数至检查节点讯息大小记忆体(Q Magnitude Memory)，系将所得之通道值以及变数至检查节点讯息大小储存起来；一后验概率计算单元，其与该变数至节点讯息大小记忆体以及该变数至检查节点讯息正负号记忆体电性耦接，系从该变数至节点讯息大小记忆体以及变数至检查节点讯息正负号记忆体分别读取变数至检查节点讯息大小及正负号，接着自一检查至变数节点讯息移位暂存器(Check-to-Variable Message Shift Register)所得之变数至检查节点讯息正负号总乘积、最小变数至检查节点讯息大小索引、最小及次小变数至检查节点讯息大小和上述之变数至检查节点讯息正负号求得检查至变数节点讯息正负号和检查节点讯息大小即可得完整之检查至变数节点讯息(Check-to-Variable Message)而计算出上个阶层所更新之后验概率(A Posteriori Probability,APP)；一后验概率正负号绕线网路(APP Sign Routing Network)单元，其与该后验概率计算单元电性耦接，系从该后验概率计算单元读取上个阶层所更新之后验概率正负号，将各检查节点上之后验概率正负号对应回相对应之变数节点上；一后验概率正负号记忆体(APP Sign Memory)，其与该后验概率正负号绕线网路单元电性耦接，系从该后验概率正负号绕线网路单元读取上个阶层所更新之后验概率正负号，将其解码码字(Decoded Codeword)输出；一后验概率绕线网路(APP Routing Network)单元，其与该后验概率计算单元电性耦接，系从该后验概率计算单元读取上个阶层所更新之后验概率，并将上个阶层所更新之后验概率分别对应到相对应之检查节点上；
一变数至检查节点讯息计算单元，其与该后验概率绕线网路单元、该变数至检查节点讯息大小记忆体、及该变数至检查节点讯息正负号记忆体电性耦接，系从该后验概率绕线网路单元读取上个阶层所更新之后验概率(APP)，将其减去透过自该检查至变数节点讯息移位暂存器读取此阶层上一次叠代所得之正负号总乘积、最小变数至检查节点讯息大小索引、最小及次小变数至检查节点讯息大小和上述之变数至检查节点讯息正负号求得检查至变数节点讯息正负号和检查节点讯息大小而得之完整之检查至变数节点讯息而计算出变数至检查节点讯息，并将此变数至检查节点讯息大小以及正负号分别存回至该变数至检查节点讯息大小记忆体以及变数至检查节点正负号记忆体；一变数至检查节点讯息正负号记忆体(Q Sign Memory)，其与该后验概率计算单元及该变数至检查节点讯息计算单元电性耦接，用以储存由该变数至检查节点讯息计算单元得到之变数至检查节点讯息并提供给该后验概率计算单元及该变数至检查节点讯息计算单元；以及一检查节点处理器(Check-Node Processor)，其与该变数至检查节点讯息计算单元电性耦接，包含一比较器(Comparator)、一暂存器(Reg)、一正规化器(Normalizer)、以及该检查至变数节点讯息移位暂存器，该检查节点处理器系从该变数至检查节点讯息计算单元取得正负号总乘积、最小变数至检查节点讯息大小索引、最小和次小变数至检查节点讯息大小，透过正负号总乘积以及上述所得之变数至检查节点讯息正负号可得检查至变数节点讯息正负号，另外透过最小变数至检查节点讯息大小索引、最小和次小变数至检查节点讯息大小可得变数至检查节点讯息大小，即可求得完整之检查至变数节点讯息，再将此阶层所得之检查至变数节点讯息提供给该变数
至检查节点讯息计算单元以及后验概率计算单元。