| 摘要 |
La présente invention concerne un dispositif de calcul et un procédé associé pour architecture configurable à gros grains comprenant une pluralité de dispositifs de calcul interconnectés par un bus de données. Le dispositif de calcul comprend une partie opérative apte à exécuter des instructions opératives d'un code applicatif, et à transmettre des données vers et recevoir des données, des dispositifs de calcul via le bus de données ; une mémoire programme comprenant des mots mémoires, chaque mot mémoire étant composé d'un premier champ contenant une instruction à exécuter, un second champ contenant un instant d'exécution et un troisième champ contenant un identifiant de bloc d'instructions ; et une unité de contrôle couplée à la partie opérative et à la mémoire programme, apte à piloter au sein du dispositif de calcul l'exécution d'une instruction, et à transmettre vers et recevoir d'autres unités de contrôle, des identifiants de bloc d'instructions via un bus de gestion du contrôle (GSG), ledit bus interconnectant les unités de contrôle de la pluralité des dispositifs de calcul. |
