一种串行接口快闪存储器

摘要

本发明公开了一种串行接口快闪存储器，包括：输入接口、存储单元、输出接口；所述输出接口用于输出所述存储单元中的数据；所述输入接口用于接收外部时钟信号和输入信号，在外部时钟信号的上升沿对输入信号采样，得到第一路数据输入结果，在所述外部时钟信号的下降沿对输入信号采样，得到第二路数据输入结果；将第一、第二路数据输入结果保存进所述存储单元中。本发明能提高串行接口快闪存储器的数据传输速率。

主权项

一种串行接口快闪存储器，包括：输入接口、存储单元、输出接口；所述输出接口用于输出所述存储单元中的数据；所述输入接口包括：第一输入模块，接收外部时钟信号和输入信号，用于在外部时钟信号的上升沿对所述输入信号采样，得到第一路数据输入结果；第二输入模块，接收所述外部时钟信号和输入信号，用于在外部时钟信号的下降沿对所述输入信号采样，得到第二路数据输入结果；输入同步模块，接收所述外部时钟信号及第一、第二路数据输入结果，用于在外部时钟信号的上升沿或下降沿输出所述第一、第二路数据输入结果到所述存储单元；其特征在于：所述第一输入模块为第一D触发器，CLK端直接连接所述外部时钟信号；所述第二输入模块包括第二D触发器及反相器；所述第二D触发器的CLK端通过所述反相器直接连接所述外部时钟信号；所述输入同步模块包括第三D触发器及第四D触发器；所述第三D触发器的CLK端直接连接所述外部时钟信号；所述第四D触发器的CLK端直接连接所述外部时钟信号。