高灵敏度数字锁相环

摘要

本发明公开了一种高灵敏度数字锁相环，其中，数字锁相环中的带通滤波器、第一数字混频器、第二数字混频器、数字本振、90度移相器、第一低通滤波器、第二低通滤波器、数字鉴相器、调制本振、第一同步检波器、第二同步检波器、第二移相器均通过基于FPGA的微处理器实现。本发明采用纯数字软件处理方式，对很微弱的有用信号，进行锁定，并能很精准的提出相关信息，在很复杂的环境下，实现高可靠性的信号锁定；在微弱信号处理方面，采用数字化FFT变换处理，能精确的提取有用信号，远远大于硬件支持的信噪比要求，且硬件在很微弱信号时，无法分别噪声和有用信号。

主权项

高灵敏度数字锁相环，包括带通滤波器、第一数字混频器、第二数字混频器、数字本振、90度移相器、第一低通滤波器、第二低通滤波器、数字鉴相器、调制本振、第一同步检波器、第二同步检波器、第二移相器，带通滤波器接收来自外部的AD采样输入，带通滤波器的输出端分别与第一数字混频器和第二数字混频器连接，数字本振的第一输出端与第一数字混频器连接，数字本振的第二输出端通过90度移相器与第二数字混频器连接，第一数字混频器与第一低通滤波器连接，第二数字混频器与第二低通滤波器连接，第一低通滤波器和第二低通滤波器的输出端均与鉴相器连接，鉴相器的第三输入端与调制本振连接，鉴相器的输出端与数字本振连接，第一低通滤波器的输出端与第一同步检波器连接，第二低通滤波器的输出端与第二同步检波器连接，第二移相器的两个输出端分别与第一同步检波器和第二同步检波器连接，调制本振的输出端还与第二移相器连接，第一同步检波器和第二同步检波器输出信号；其特征在于：所述的带通滤波器、第一数字混频器、第二数字混频器、数字本振、90度移相器、第一低通滤波器、第二低通滤波器、数字鉴相器、调制本振、第一同步检波器、第二同步检波器、第二移相器均通过基于FPGA的微处理器实现。