发明名称 |
数据包解码系统及方法 |
摘要 |
本发明提供了一种数据包解码系统及方法,其中,所述数据包解码系统用于对数据包进行解码,包括:管道解码模块、第一存储模块和第二存储模块;所述管道解码模块同时将多输入通道数据包分离成控制信号包和数据信号包,并将所述控制信号包存储在所述第一存储模块上,所述数据信号包存储在所述第二存储模块上。将数据包中的控制信号包和数据信号包分离出来,分别存储,即将所述控制信号包存储在所述第一存储模块上,所述数据信号包存储在所述第二存储模块上,然后再分别发送,提高了数据解码的速度。当所述管道解码模块的工作时钟大于等于145.75MHz时,即可使得中低端FPGA芯片上的数据传输速率达到5830Mbps。 |
申请公布号 |
CN105553611A |
申请公布日期 |
2016.05.04 |
申请号 |
CN201510906840.9 |
申请日期 |
2015.12.09 |
申请人 |
豪威科技(上海)有限公司 |
发明人 |
沈松剑;杨杰林 |
分类号 |
H04L1/00(2006.01)I;G06F13/40(2006.01)I |
主分类号 |
H04L1/00(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
余毅勤 |
主权项 |
一种数据包解码系统,用于对数据包进行解码,其特征在于,包括:管道解码模块、第一存储模块和第二存储模块;所述管道解码模块同时将多输入通道数据包分离成控制信号包和数据信号包,并将所述控制信号包存储在所述第一存储模块上,所述数据信号包存储在所述第二存储模块上。 |
地址 |
201210 上海市浦东新区张江高科技园上科路88号 |