电压阀值检测输出电路

摘要

本发明提出一种电压阀值检测输出电路，其特征在于：包括顺序连接的时延部和比较部，所述时延部连接电路的输入端Vin，以获取源信号；所述比较部连接外部一预设电压Vset，该电压Vset的值为判断阀值，比较结果输出至电路的输出端Vout。本发明的有益效果是：电路结构简单、元件少，且不涉及大体积元件，实施只需较低的成本；同时，本发明通过电路中的时延部来缓冲突发性电涌冲击，令本发明具备较好的抗冲击能力，适合各类芯片电路使用。

主权项

一种电压阀值检测输出电路，其特征在于：包括顺序连接的时延部和比较部，所述时延部连接电路的输入端Vin，以获取源信号；所述比较部连接外部一预设电压Vset，该电压Vset的值为判断阀值，比较结果输出至电路的输出端Vout。