基于EDAC模块的三模冗余对存储器的容错装置及其方法

摘要

本发明涉及对存储器抗辐射容错技术领域，主要涉及利用FPGA实现EDAC模块的三模冗余技术对存储器单粒子翻转的容错装置与方法。一种基于EDAC模块的三模冗余对存储器的容错装置，其特征是包括有主控制器连接编码EDAC模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC模块通过第二多数选举器连接主控制器。整个EDAC模块和多数选举器在FPGA中实现，能够有效地提高系统中存储器的抗单粒子翻转（SEU）水平。

主权项

一种基于EDAC 模块的三模冗余对存储器的容错装置，其特征是包括有主控制器连接编码EDAC 模块的并联的第一编码器、第二编码器、第三编码器，编码EDAC模块通过第一多数选举器连接存储控制器，由存储控制器连接存储器；由存储器通过存储控制器连接解码EDAC 模块的三个并联的第一解码器、第二解码器、第三解码器，解码EDAC 模块通过第二多数选举器连接主控制器；所述的编码EDAC 模块中的三个并联的编码器与所述的解码EDAC 模块中的三个并联的解码器一一对应；所述的三个并联的第一编码器、第二编码器、第三编码器完全相同；所述的三个并联的第一解码器、第二解码器、第三解码器完全相同；所述的多数选举器为三个两输入与门和一个三输入或门组成，或由三个两输入或门和一个三输入与门组成。