一种基于FPGA的串行视频信号的时钟恢复装置

摘要

本实用新型公开了一种基于FPGA的串行视频信号时钟恢复装置，其包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；输入信号处理单元用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号；视频数据存储单元用以按照预定义的视频帧为单位逐帧存储并行数字视频信号；视频图像处理单元用以读取视频数据存储单元存储的并行数字视频信号，并对并行数字视频信号进行帧率转化处理；串行数据输出驱动单元用以将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。本实用新型有效降低了信号抖动，提升了信号传输指标且保证了矩阵内部的数字串行视频信号的完整性。

主权项

一种基于FPGA的串行视频信号时钟恢复装置，其特征在于：包括输入信号处理单元、视频数据存储单元、视频图像处理单元以及串行数据输出驱动单元；所述输入信号处理单元，用以对接收串行数字视频信号进行均衡和数据恢复处理，并转换成并行数字视频信号后发送至视频数据存储单元；所述视频数据存储单元连接所述输入信号处理单元，用以按照预定义的视频帧帧数为单位逐帧存储所述并行数字视频信号；所述视频图像处理单元连接所述视频数据存储单元，用以读取所述视频数据存储单元存储的并行数字视频信号，并对所述并行数字视频信号的帧率转化；所述串行数据输出驱动单元连接所述视频图像处理单元，用以将并行数字视频信号转换为串行数字视频信号后驱动输送至后级信号处理器。