发明名称 |
一种余度模式FC发送通道帧同步电路 |
摘要 |
本发明提供一种余度模式FC发送通道帧同步电路,其包括发送缓冲区写控制模块、写同步控制模块、第一帧发送缓冲区、第一帧发送队列FIFO、第二帧发送队列FIFO、第二帧发送缓冲区、第一发送读控制模块、读同步控制模块、第二发送读控制模块、第一FC MAC和第二FC MAC。本发明可实现FC节点余度模式的两个发送通道之间帧输出的同步,使两个发送通道输出同一个帧的同步时间特性达到纳秒级的精度,显著改善余度FC网络数据传输的同步特性,实现对非余度FC网络数据传输功能的扩展,简化了后级网络数据处理的复杂度,提高了余度FC网络的易用性和可靠性。 |
申请公布号 |
CN105553636A |
申请公布日期 |
2016.05.04 |
申请号 |
CN201510926336.5 |
申请日期 |
2015.12.11 |
申请人 |
中国航空工业集团公司西安航空计算技术研究所 |
发明人 |
李攀;杨海波;蔡叶芳;霍卫涛;王玉欢 |
分类号 |
H04L7/00(2006.01)I;H04L12/863(2013.01)I |
主分类号 |
H04L7/00(2006.01)I |
代理机构 |
西安智邦专利商标代理有限公司 61211 |
代理人 |
商宇科 |
主权项 |
一种余度模式FC发送通道帧同步电路,其特征在于:该电路结构包括发送缓冲区写控制模块、写同步控制模块、第一帧发送缓冲区、第一帧发送队列FIFO、第二帧发送队列FIFO、第二帧发送缓冲区、第一发送读控制模块、读同步控制模块、第二发送读控制模块、第一FC MAC、第二FC MAC;所述发送缓冲区写控制模块分别和写同步控制模块、第一帧发送缓冲区、第一帧发送队列FIFO、第二帧发送队列FIFO,以及第二帧发送缓冲区相连;所述写同步控制模块和第一帧发送队列FIFO及第二帧发送队列FIFO相连;所述第一发送读控制模块分别和第一帧发送缓冲区、第一帧发送队列FIFO及第一FC MAC相连;所述第二发送读控制模块分别和第二帧发送队列FIFO、第二帧发送缓冲区及第二FC MAC相连;所述读同步控制模块分别和第一帧发送队列FIFO、第二帧发送队列FIFO、第一发送读控制模块和第二发送读控制模块相连。 |
地址 |
710065 陕西省西安市锦业二路15号 |