发明名称 |
三维集成电路芯片及其电源网络布局方法 |
摘要 |
本发明提供一种三维集成电路芯片及其电源网络布局方法,所述方法包括:提供彼此连通的至少两层芯片;于所述至少两层芯片中的顶层芯片上设置重布线层,所述重布线层与所述顶层芯片的中间区域连通;将所述重布线层与外部电源连通。本发明的三维集成电路芯片及其电源网络布局方法,于顶层芯片上设置重布线层,通过重布线层将外部电源引入顶层芯片的中间区域,其它芯片再通过位于中间区域的硅通孔从顶层芯片获取电源供应,由于不必受限于顶层芯片本身的厚度和面积,不占用顶层芯片的绕线资源,重布线层上的导线厚度、宽度可以设计的很大,从而大大减少导线上的电阻,这样顶层芯片的供电效果将大大改善,从而提高整颗3DIC芯片的电源表现。 |
申请公布号 |
CN105550432A |
申请公布日期 |
2016.05.04 |
申请号 |
CN201510911851.6 |
申请日期 |
2015.12.11 |
申请人 |
格科微电子(上海)有限公司 |
发明人 |
俞大立;方晓东;柳雅琳 |
分类号 |
G06F17/50(2006.01)I |
主分类号 |
G06F17/50(2006.01)I |
代理机构 |
|
代理人 |
|
主权项 |
一种三维集成电路芯片的电源网络布局方法,其特征在于,包括:提供彼此连通的至少两层芯片;于所述至少两层芯片中的顶层芯片上设置重布线层,所述重布线层与所述顶层芯片的中间区域连通;将所述重布线层与外部电源连通。 |
地址 |
201203 上海市浦东新区盛夏路560号2号楼11楼 |