一种基于CPLD的HDB3编译码器电路

摘要

本实用新型公开一种基于CPLD的HDB3编译码器电路，包括CPLD处理器和单片机；单片机通过SPI串行通信接口与CPLD处理器实现电连接；CPLD处理器包括HDB3编码器模块和HDB3译码器模块。本实用新型具有电路结构简单，系统稳定性高，并且便于用户根据具体设计需要进行修改调试的优点。此外本实用新型还具有能实现对HDB3的编译码电路数据误码率及传输速率自动分析的优点。

主权项

一种基于CPLD的HDB3编译码器电路，其特征在于：包括CPLD处理器和单片机；CPLD处理器，所述单片机通过SPI串行通信接口与CPLD处理器实现电连接；所述CPLD处理器包括HDB3编码器模块和HDB3译码器模块；所述HDB3编码器模块的输出口与四选一数控模拟开关的数控端相连接，数控模拟开关的第一输入输出口接地，数控模拟开关的第二输入输出口接+5V电源，数控模拟开关的第二输入输出口接‑5V电源。